数字电子技术基础第三版第三章答案

第三章 组合逻辑电路

第一节 重点与难点

一、重点：

1.组合电路的基本概念

组合电路的信号特点、电路结构特点以及逻辑功能特点。 2.组合电路的分析与设计

组合电路分析是根据已知逻辑图说明电路实现的逻辑功能。

组合电路设计是根据给定设计要求及选用的器件进行设计，画出逻辑图。如果选用小规模集成电路SSI，设计方法比较规范且容易理解，用SSI设计是读者应掌握的最基本设计方法。由于设计电路由门电路组成，所以使用门的数量较多，集成度低。

若用中规模集成电路MSI进行设计，没有固定的规则，方法较灵活。

无论是用SSI或MSI设计电路，关键是将实际的设计要求转换为一个逻辑问题，即将文字描述的要求变成一个逻辑函数表达式。

3.常用中规模集成电路的应用

常用中规模集成电路有加法器、比较器、编码器、译码器、数据选择器和数据分配器等，重要的是理解外部引脚功能，能在电路设计时灵活应用。

4.竞争冒险现象

竞争冒险现象的产生原因、判断是否存在竞争冒险现象以及如何消除。 二、难点：

1.组合电路设计

无论是用SSI还是用MSI设计电路，首先碰到的是如何将设计要求转换为逻辑问题，得到明确的真值表，这一步既是重点又是难点。总结解决这一难点的方法如下：

（1）分析设计问题的因果关系，分别确定输入变量、输出变量的个数及其名称。

（2）定义逻辑变量0、1信号的含义。无论输入变量、输出变量均有两个状态0、1，这两个状态代表的含义由设计者自己定义。

（3）再根据设计问题的因果关系以及变量定义，列出真值表。 2.常用组合电路模块的灵活应用

同样的设计要求，用MSI设计完成后，所得的逻辑电路不仅与所选芯片有关，而且还与设计者对芯片的理解及灵活应用能力有关。读者可在下面的例题和习题中体会。

3.硬件描述语言VHDL的应用

VHDL的应用非常灵活，同一个电路问题可以有不同的描述方法，初学者可以先仔细阅读已有的程序实例，再自行设计。

三、考核题型与考核重点 1.概念与简答

题型1为填空、判断和选择； 题型2为叙述基本概念与特点。 建议分配的分数为3～6分。 2.综合分析与设计

63

题型1为根据已知电路分析逻辑功能；

题型2为根据给定的逻辑问题，设计出满足要求的逻辑电路。 建议分配的分数为6～12分。

第二节 思考题题解

题3.1 简述组合逻辑电路的分析步骤和设计步骤。

答：组合逻辑电路的分析是用逻辑函数来描述已知的电路，找出输入、输出间的关系，从而判断电路功能。组合逻辑电路分析有以下几个步骤：首先根据逻辑电路图写出逻辑函数表达式，然后利用代数法或图解法化简函数，列出真值表，最后根据真值表判断电路的逻辑功能。

组合逻辑电路的设计是根据实际逻辑问题，求出实现相应逻辑功能的最简单或者最合理的数字电路的过程。逻辑电路的设计步骤如下：

首先分析设计要求，建立真值表，选择所用门的类型，将逻辑表达式化为最简形式，或者变换为最合理的表达式，最后画出逻辑图。

题3.2 组合逻辑电路如思考题3.2图（a）所示。 （1）写出函数F的表达示。

（2）将函数F化为最简与或式，并用与非门实现之。 （3）若改用或非门实现，试写出相应的表达式。 F F F

≥1 ≥1 & & ≥1 ≥1 & & & & & & & ≥1 ≥1 ≥1

A B D A C B C D A B C D B D A C C A A B A D B C D C

（a） （b） （c）

思考题3.2图

解：（1）根据题图3.3（a）已知电路，写出函数F的表达式如下：

F=ABCDBDAC

（2）将函数F化简为最简与或表达式，并用与非门实现。

F =ABCDBDAC ABCDBDAC

(ABCD)(BDAC)

ABDACABCBCDACD

ABDACBCD

ACABDBCD

根据与非表达式画出用与非门实现的电路如思考题3.2图（b）所示。

（3）若改用或非门实现，首先写出相应的表达式。

画出F的卡诺图，得到F的与或式，从而求出F的与或非式，变换得到或非-或非式。

F=ACABADBCCD =ACABADBCDC

函数F的或非门电路如思考题3.2图（c）所示。

题3.3 什么叫竞争-冒险现象？当门电路的两个输入端同时向相反的逻辑状态转换（即一个从0变成1，另一个从1变成0）时，输出是否一定有干扰脉冲产生？

答：竞争指的是一个门电路多个输入信号同时跳变，或者一个信号经过不同路径传到同一个门电路的输入端导致信号到达时间不同的现象。冒险指的是由于竞争可能在电路输出端产生的毛刺现象。当门电路的两个输入端同时向相反的逻辑状态转换时，输出不一定有干扰脉冲产生。

3.4 简述VHDL的主要优点。

答：VHDL的覆盖面广，描述能力强，是一个多层次的硬件描述语言，VHDL已成为IEEE承认的一个工业标准，是一种通用的硬件描述语言。

VHDL有良好的可读性，可以被计算机接受，也容易被读者理解，VHDL源文件既是程序又是技术人员之间交换信息的文件，也可作为合同签约者之间的文件；VHDL的生命周期长，因为VHDL硬件描述与工艺无关； VHDL支持大规模设计的分解和已有设计的再利用。

题3.5 一个VHDL设计是否必须有一个结构体？结构体的目的是什么？一个设计可以有多个结构体吗？

答：VHDL 设计中必须有结构体。结构体描述实体硬件的互连关系、数据的传输和变换以及动态行为。一个实体可以对应多个结构体，每个结构体可以代表该硬件某方面的特性。例如用一个结构体表示某硬件的行为特性，用另一结构体表示该硬件的结构特性。

题3.6 端口模式IN和INOUT有什么不同？ 答：端口模式表示电路的数据流向。端口模式IN表示只能向端口写入数据，而端口模式INOUT表示既可以向端口写入数据，又可以从端口读出数据。

题3.7 编码器的逻辑功能是什么？优先编码器与一般编码器有何区别？

答：编码器可以将一组相互的信号进行编码，形成一组相互关联的信号，以达到减少信号个数、增强信号表达能力的目的。一般编码器只允许一个信号为有效，而优先编码器允许同时有多个信号有效，但只识别优先级最高的信号。

题3.8 要区别24个不同信号，或者说给24个输入信号编码，需要几位二进制代码？电路有多少个输出？如果区别个信号有将如何？

答：若要区别24个不同信号，至少要用5位二进制代码，因此电路有5个输出。 若区分个信号至少用6位二进制代码，因此电路有6个输出。 题3.9 什么叫译码器？有哪些常用译码器？各有何特点？ 答：将具有特定含义的不同的二进制代码辨别出来，翻译成为对应输出信号的电路就是译码器。常用的译码器有变量译码器和数字显示译码器。

对于译码器每一组输入编码，在若干个输出中仅有一个输出端为有效电平，其余输出皆处于无效电平，这类译码器称为变量译码器。常用的有2-4线译码器、3-8线译码器、4-10线8421BCD译码器等。

在数字电路中，需要将数字量的代码经过译码，送到数字显示器显示。能把数字量翻译成数字显示器能识别的译码器称为数字显示译码器，常用的有七段显示译码器。

题3.10 数据选择器和数据分配器各具有什么功能？若想将一组并行输入的数据转换成串行输出，应采用哪种电路？

答：数据选择器根据控制信号的不同，在多个输入信号中选择其中一个信号输出。数据分配器则通过控制信号将一个输入信号分配给多个输出信号中的一个。若要将并行信号变成串行信号应采

65

用数据选择器。

题3.11 一个有使能端的译码器能否用作数据分配器？怎样接线可以使一个八路输出的数据分配器连接成一个3线-8线译码器？

答：带使能端的译码器能用作数据分配器。以74138译码器芯片为例，将其连接成数据分配器如思考题3.11图（a）所示。

BIN/OCT DX A0 A0 0 7 D0 0 7 Y0 0 0 A1 A1 1 6 D1 1 6 Y1 1 1

A2 A2 2 5 D2 2 5 Y2 2 2

3 4 D3 3 4 Y3

4 3 D4 F 4 3 Y4 F

& 1 5 2 D5 5 2 Y5 &

6 1 D6 6 1 Y6 D D 1 EEN E7 0 D7 7 0 Y7

0 （a） （b）

思考题3.11图

可以用八路输出的数据分配器连接成3线-8线译码器，连接电路如思考题3.11图（b）所示。

第三节 习题题解

习题3.1 组合电路的逻辑框图如习题3.1图（a）所示。电路要求如下：

（1）当变量A1A0表示的二进制数≥B1B 0表示的二进制数时，函数F1=1，否则为0。 （2）当变量A1A0的逻辑与非(A1A0)和变量B1B0的逻辑异或(B1B0)相等时，函数F2为高电平，否则为0。

试设计此组合电路。 解：（1）根据题意确定输入变量为A1A0B1B 0，输出变量为F1F2，如习题3.1图（a）。 （2）根据题目对输入、输出变量提出的要求，列写真值表如习题3.1表所示。

习题3.1表 真值表 输 入 A1 A0 B1 B 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 (A1A0) (B1B0) 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 输 出 F1 F2 0 0 0 1 0 1 0 0 1 0 0 1 0 1 0 0 1 0 1 1 0 1 0 0 1 1 1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 （3）由真值表，作函数卡诺图如习题3.1图（b）所示。

A1 A0 B1 A1 B0 00 01 11 10 66 A0 00 0 F1

01 1 0 0 00 0 0 B1 A1 B0 00 01 11 10 A0 00 0 01 0 1 1 00 1 1

卡诺图化简函数，得到最简与或式：

F1A1B1A0B1B0A1A0B0

F2A1B1B0A1B1B0A0B1B0A0B1B0A1A0B1B0A1A0B1B0

变换F2的表达式

F2A1(B1B0)A0(B1B0)A1A0B1B0 A1(B1B0)A0(B1B0)A1A0B1B0 (A1A0)B1B0（4）由逻辑表达式画出逻辑图如习题3.1图（c）所示。

习题3.2 用与非门设计四变量的多数表决电路。设输出为F，当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其它状态时输出为0。

解：（1）根据题意确定输入变量为ABCD，设输出变量F。

（2）根据题目对输入、输出变量提出的要求，列写真值表如习题3.2表所示。

习题3.2表 真值表 输 入 A B C D 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 输 出 F 0 0 0 0 0 0 0 1 0 0 0 1 67

1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 （3）由真值表，作函数卡诺图如习题3.2图（a）所示

C A D 00 01 11 10 B 00 0 01 0 0 0 1 0 01 1 1 0 0 1 0

习题3.2图

& & F & 11 0 10 0 & & A B C A B D A C D B C D （b）

（a） 卡诺图化简函数，得到最简与或式，经函数变换求与非-与非式：

F=ABC+ABD +ACD+BCD =ABCABDACDBCD

（4）由与非-与非表达式画出逻辑图如习题3.2（b）图所示。 习题3.3 一个组合逻辑电路有两个控制信号C1和C2，要求： （1）C1C2=00时，FAB； （2）C1C2=01时，FAB； （3）C1C2=10时，FAB；

（4）C1C2=11时，FAB。

试设计符合上述要求的逻辑电路（器件不限）。

解：题目中要求控制信号对不同功能进行选择，故选用数据选择器实现，分析设计要求，得到逻辑表达式：

FC1C2(AB)C1C2(AB)C1C2(AB)C1C2(AB)。

4选1数据选择器的逻辑表达式：

FA0A1D0A0A1D1A0A1D2A0A1D3。

对照上述两个表达式，得出数据选择器的连接方式为：

A0=C1，A1=C2，D0AB，D1AB，D2AB，D3AB。

根据数据选择器的连接方程，得到电路如习题3.3图所示。 习题3.4 试设计一个具有两种功能的 码制转换电路，并画出电路图。K为控制 S =1 A 0 变量。K=0时，输入C、B、A为二进制 B A C1 0码，输出F3F2F1为循环码。K=1时，输 & A C2 1 入C、B、A为循环码，输出F3F2F1为二 D0 ≥1 C 进制码。写出输出函数的逻辑表达式。 D1 D2 解：（1）根据题意定义输入变量为 & 68 EN MUX 0 0 G— 1 2 0 1 2 D3 3 F

习题3.3图

KCBA，输出变量F3F2F1。

（2）根据题目对输入、输出变量提出 的要求，列写真值表如习题3.4表所示。

习题3.4表 真值表 输 入 K C B A 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 输 出 F3 F2 F1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 0 1 1 1 1 0 1 1 0 0 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 1 0 1 0 0 1 0 1 （3）由真值表，作函数卡诺图如习题3.4图（a）所示。 经卡诺图化简后，得到最简与或式：

F3CF2CBCBCBF1KCBAKCBAKBAKBACBACBA(KC)BA

（4）由逻辑表达式画出逻辑图如习题3.4图（b）所示。

B K A 00 01 11 10 C 00 0 01 1 0 1 1 0 F3 01 1 0 0 1 1 0 B K A 00 01 11 10 C 00 0 01 1 B K A 00 01 11 10 C 00 0 01 0 1 1 0 1 F1 00 1 0 1 1 0 1 11 1 10 0 11 1 10 0 1 1 0 0 1 1 0 F2 （a）

0 1 0 0 1 11 1 10 0 F3 F2

C =1

B =1 A & K （b）

=1 F1

习题3.4图

69

习题3.5 试设计一个5211BCD码的判决电路。当输入代码D、C、B、A中有奇数个1时，电路的输出F为1，否则为0。试用与非门实现该电路，写出输出函数F的与非-与非表达式。

解：（1）根据题意确定输入变量为DCBA，输出变量为F。

（2）根据题目对输入、输出变量提出的要求，列写真值表如习题3.5表所示。

习题3.5表 真值表 输 入 D C B A 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 0 1 1 1 0 0 1 1 0 1 1 1 1 1 0 0 1 0 0 0 1 1 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 0 输 出 F 0 1 1 0 1 1 0 0 1 0 × × × × × × （3）由真值表，作函数卡诺图如习题3.5图（a）所示。

卡诺图化简函数，得到最简与或式，变换函数得到与非-与非式：

FDBDCADCADCADCBADBDCADCADCADCBA

（4）由与非-与非式画出逻辑图如习题3.5图（b）所示。

& D B B D A 00 01 11 10 & 1 C A & 1 00 0 ×× A C & 1 B 01 1 0 1 × & & & D F F C & 11 0 1 × 0 1 A & C 10 1 0 × × & 1 B & D （a） （b）

习题3.5图 习题3.6图

习题3.7习题3.7图（a）和（b）电路有无竞争冒险现象？若有，请说明出现冒险的输入条件，并修改设计。画出无冒险的逻辑图。

解：（1）分析习题3.7图（a）所示电路，得到逻辑表达式为：F=ADDB(ACB)，若输入信号A=B=1，则有F=DD，因此电路有竞争冒险。

增加冗余项后的逻辑表达式为：F=ADDB(ACB)AB，修改后的逻辑图如图习题3.7图（c）所示。

（2）分析习题3.7图（b）所示电路，其表达式为：F=ABC(AD)(DB)。若输入信号ACD=011，

70

则有F=BB，电路有竞争冒险。若输入信号BCD=010，则有F=AA，电路有竞争冒险。

增加冗余项后的逻辑表达式为：F=ABC(AD)(DB)ACDBCD，修改后的逻辑图如图习题3.7图（d）所示。

习题3.14 试设计一个将8421BCD码转换成余3码的电路。 （1）用与非门实现。 （2）用或非门实现。

（3）用译码器74LS138实现。 （4）用数据选择器74LS153实现。 解：（1）用与非门实现 设输入变量为A3A2A1A0，输出变量为B3B2B1B0。根据设计要求，列写真值表如习题3.14表所示。用卡诺图化简后得到与或表达式，经过方程变换得到与非-与非式，用与非门实现的逻辑图略。求解过程如下：

B3A3A2A0A2A1A3A2A0A2A1B2A2A1A0A2A0A2A1A2A1A0A2A0A2A1 B1A1A0A1A0A1A0A1A0B0A0习题3.14表 真值表 输 入 A3 A2 A1 A0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 输 出 B3 B2 B1 B0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 × × × × × × × × × × × × × × × × × × × × × × × × （2）用或非门实现 利用卡诺图包围0，求函数的最简或与式，再变换为或非表达式，画出用或非门实现的逻辑图略。

B3(A2A1A0)(A3A2)A2A1A0A3A2B2(A3A2A1A0)(A2A0)(A2A1)(A3A0)A3A2A1A0A2A0A2A1A3A0B1(A1A0)(A0A1)A1A0A0A1B0A0

（3）用译码器74LS138实现

由于设计函数是四变量函数，根据译码器实现逻辑函数的基本原理，首先用两片74LS138扩展为4-16线译码器，低有效输出。由习题3.14表真值表列写函数的最小项表达式，附加与非门，画出逻辑图如习题图3.14（a）所示。

71

B3B2B1B0m(5,6,7,8,9)m(1,2,3,4,9)

m(0,3,4,7,8)m(0,2,4,6,8)（4）用数据选择器74LS153实现 74LS153是双4选1数据选择器，分析解题（1）中的最简与或式，利用对照法，用一片74LS153 实现函数B1和B0；再选择一片74LS153连接成8选1数据选择器，利用对照法，确定数据选择器的连接，实现函数B3；参考以上求解方法，实现函数B2。

74LS153数据选择器输出：

F1A1A0D10A1A0D11A1A0D12A1A0D13

F2A1A0D20A1A0D21A1A0D22A1A0D23

函数B1和B0逻辑式为：

B1A1A0A1A0B0A0

& BIN/OCT A0 A1 A2 0 1 2 (1) 0 1 2 3 4 1 A3 0 & EN E5 6 7 Y0 7 Y1 6 Y2 5 Y3 4 Y4 F 3 Y5 2 Y6 1 Y7 0 BIN/OCT 0 1 2 (2) 0 1 2 3 S1 S2 S3 4 & EN E5 6 7 Y8 7 Y9 6 Y10 5 Y11 4 Y12 F 3 Y13 2 Y14 1 Y15 0 B3

& B2

& B1

& B0

（a）

A2 A0 1 A

1 D0 D1 D2 D3 EN MUX 0 0 G— 1 2 0 1 2 3 D4 D5 D6 D7 （b）

EN MUX 0 0 G— 1 2 0 1 2 3 ≥1 C F

0 A0 1 A 1 0 0 1

EN MUX 0 0 G— 1 2 0 1 2 3 0 EN MUX 0 0 G— 1 2 0 1 2 3 A0 A1 A2 B0 0 EN 0 2 0 1 2 3 4 5 6 7 MUX A0 A1 A2 0 EN 0 2 MUX 0 7 0 G 7 G B1 1 0 1 0 B3

A3 72

1 1 1 0 1 1 1 1 0 0 0 0 1 2 3 4 5 6 7 B2

（c）

习题3.14图

利用对照法，令D10=1，D11=0，D12=0，D13=1，则F1=B1；令D20=1，D21=0，D22=1，D23=0，则F2=B0。

74LS153连接成8选1数据选择器的输出：

FA2A1A0D0A2A1A0D1A2A1A0D2A2A1A0D3A2A1A0D4A2A1A0D5A2A1A0D6A2A1A0D7 74LS153的扩展电路如图习题3.14（b）所示。

变换函数B3和B2的逻辑式： B3A3A2A0A2A1 A3A2A1A0A2A1A0A2A1A0 A3A2A1A0A3A2A1A0A3A2A1A0A3A2A1A0A3A2A1A0A2A1A0A2A1A0A2A1A0B2A2A1A0A2A0A2A1 A2A1A0A2A1A0A2A1A0A2A1A0 利用对照法，令D0= D1= D2= D3= D4=A3，D5=D6=D7=1，则F=B3。

选择另一8选1数据选择器，利用对照法，令D0= D5=D6=D7=0，D1= D2= D3= D4=1，，则F=B2。 用74LS153数据选择器实现的电路如习题图3.14（c）所示。 习题3.17 分别用4选1集成电路74153和 8选1集成电路74151实现下列函数。

（1）F(A,B,C)m(1,3,4,6,7)； （2）F(A,B,C)m(0,2,4,5,6,7)；

（3）F(A,B,C,D)m(0,1,3,5,6,8,9,11,12,13)；

（4）F(A,B,C,D)m(0,1,3,5,10,13,14)d(9,11,15)。

解：题目给出的函数最多为4变量函数，而4选1数据选择器适于实现3变量以下的逻辑函数，若需实现4变量函数，可以采用先扩展，再实现函数的方法。8选1数据选择器适于实现4变量以下的逻辑函数。

4选1数据选择器74153函数式为：

F1A1A0D10A1A0D11A1A0D12A1A0D13

4选1数据选择器74153扩展为8选1数据选择器以及8选1数据选择器74151函数式为：

FA2A1A0D0A2A1A0D1A2A1A0D2A2A1A0D3A2A1A0D4A2A1A0D5A2A1A0D6A2A1A0D7（1）实现函数F(A,B,C)m(1,3,4,6,7)ABCABCABCABCABC

用4选1数据选择器74153实现设计，对照74153函数式以及设计函数式，令A1=A，A0=B，D0= D1=C，D2C，D3=1，电路如习题图3.17（a）所示。

用8选1数据选择器74151实现设计，用对照法，令A2=A，A1=B，A0=C，D1= D3= D4= D6= D7=1， D0= D2= D5=0，电路如习题图3.17（b）所示。

73

（2）实现函数F(A,B,C)m(0,2,4,5,6,7)ABCABCABCABCABCABC 用4选1数据选择器74153实现设计，令A1=A，A0=B，D0D1C，D2= D3=1，电路如习题图3.17（c）所示。

MUX MUX S S 0 EN 0 EN 0 0 AAS EN S C MUX 0 0 EN MUX C 0 0 A1 A1 0 0 B G B G A0 A A 27 A 07 2A B 2 0 0 A 2 0 0 B A 1 G— 1 G— A A 1 2 A 1 2 00 0 1 F F 1 1 0 1 D0 1 D0 0 C 0 C 20 2 1 1 D 1 D F F 1 1 31 3 0 D 2 2 1 D2 1 2 4 1 1 4 3 3 DD0 3 5 1 3 1 5 1 6 1 6 1 71 7 1

（a） （b） （c） （d）

MUX MUX S 0 EN C(A0) 0 0 0 A G— C 0 B(A1) 1 2 A1 0 B G A2 7 A 2 S A(A2) EN D4 0 0 1 D5 D 1 D 1 D 6 2 2 D7 3 0 F ≥1 F 3 D 1 EN 1 4 D0 0 1 5 D 1 1 D 6 1 22 D 7 0 1 33

（e） （f）

MUX MUX S 0 EN C(A0) 0 0 0 A G— C 0 B(A) 1 12 A1 0 B G A2 7 A 2 S 1 A(A2) EN D0 1 0 0 1 D1 1 D D 1 D 2 2 2 D3 3 0 F ≥1 F 3 0 EN 0 4 D4 0 1 5 D5 1 D6 6 2 D 77 1 3 （g） （h） 习题3.17图

用8选1数据选择器74151实现设计，令A2=A，A1=B，A0=C，D0= D2= D4= D5= D6=D7=1，D1=D3=0， 电路如习题图3.17（d）所示。

（3）实现函数

F(A,B,C,D)m(0,1,3,5,6,8,9,11,12,13)

ABCDABCDABCDABCDABCDABCDABCDABCDABCDABCD

74

ABCABCDABCDABCDABCABCDABC

首先将4选1数据选择器74153，扩展为8选1数据选择器，令A2=A，A1=B，A0=C，D0= D4= D6=1，D1= D2= D5= D，D3D，D7=0，电路如习题图3.17（e）所示。

用8选1数据选择器74151的连接方式与习题图3.17（e）所示完全相同，A2=A，A1=B，A0=C，D0= D4= D6=1，D1= D2= D5= D，D3D，D7=0，电路如习题图3.17（f）所示。 （4）实现函数

F(A,B,C,D)m(0,1,3,5,10,13,14)d(9,11,15)

ABCDABCDABCDABCDABCDABCDABCD(ABCDABCD)ABCABCDABCDABCABCDABC

参考（3）的设计过程，令A2=A，A1=B，A0=C，D0= D5= D7=1，D1= D2= D6= D， D3= D4=0，用74153和74151实现的电路如习题图3.17（g）和（h）所示。

习题3.18 组合电路的逻辑框图如习题图3.18所示。试分析输出F3F2F1F0与B3B2B1B0的关系。

S S 0 0 EN MUX EN MUX A0 A0 0 B1 0 0 0 A1 A1 B G— B2 G— 2A2 A2 7 7 B3 2 B3 2 D0 D0 0 0 D1 D1 1 1 1 1 D2 D2 F F2 32 2 1 D3 D3 =1 3 0 3 1 F1 1 D4 D4 4 4 B 0 D5 D5 5 5 0 1 D D6 6 6 6 0 D7 D7 7 0 0 7

F0

习题3.18图

解：图中使用的是8选1数据选择器，其函数表达式为：

FA2A1A0D0A2A1A0D1A2A1A0D2A2A1A0D3A2A1A0D4A2A1A0D5A2A1A0D6A2A1A0D7图中的地址信号连接如下：A2B2,A1B1,A0B0。

左侧数据选择器的数据连接方式：D0=B0，D1= D2= D3=1，D4=B0，D5= D6=D7=0，将地址和数据连接方式代入数据选择器的函数表达式，则求出F3函数式。同样道理，可以求出F1函数式。输出F3F2F1F0与B3B2B1B0的函数式如下：

F0B0

F1B1B0

F2B3B2B1B0B3B2B1B3B2B1B0B3B2B1B0B3B2B1B3B2B1B0

F3B3B2B1B0B3B2B1B3B2B1B3B2B1B3B2B1B0

根据函数式列写真值表如习题3.18表所示。

习题3.18表 真值表 输 入 B3 0 0 B2 0 0 B1 0 0 B0 0 1 F3 0 1 F2 0 1 输 出 F1 1 0 F0 0 1 75

0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 习题3.19 用8选1数据选择器设计一个组合逻辑电路。该电路有3个输入逻辑变量A、B、C和1个工作状态控制变量M。当M=0时电路实现“意见一致”功能（A、B、C状态一致时输出为1，否则输出为0），而M=1时电路实现“多数表决”功能，即输出与A、B、C中多数的状态一致。

解：（1）根据题意设输入变量为MABC，设输出变量F。

（2）根据题目对输入、输出变量提出的要求，列写真值表如习题3.19表所示。

习题3.19表 真值表 输 入 M A B C 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 输 出 F 1 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1 M 0 C B A MUX S EN 0 A0 A1 0 G A2 7 2 M 0 0 0 1 0 1 2 3 4 5 6 7 F

习题3.19图

由真值表，求得函数表达式： FABCMABCMABCMABCMABCMABCM

8选1数据选择器函数表达式为：

FA2A1A0D0A2A1A0D1A2A1A0D2A2A1A0D3A2A1A0D4A2A1A0D5A2A1A0D6A2A1A0D7 对照上述两表达式，令A2=A，A1=B，A0=C，D0M，D4= D5= D6=M，D7=1，D1= D2= D3=0。

（3）由逻辑表达式画出逻辑图如习题3.19图所示。

76