高速交换矩阵调度器的FPGA设计

张亚夫;宣二勇

【期刊名称】《无线电工程》 【年(卷),期】2013(043)006

【摘 要】提出了一种并行迭代算法调度器的可编程逻辑门阵列(FPGA)的实现方法.调度器主要由仲裁器和有限状态机2部分组成,采用温度型可编程优先编码器的设计方法,大大降低了仲裁器输入输出的时延,提高了调度器的工作速度；同时,采用流水线设计进一步减少了每次调度需要的时钟周期数,有效地解决了输入端口和输出端口的阻塞.设计方法可以用于目前所有基于RR指针的三步迭代算法的设计. 【总页数】3页(P4-5,9) 【作 者】张亚夫;宣二勇

【作者单位】中国电子科技集团公司第五十四研究所,河北石家庄050081;中国电子科技集团公司第五十四研究所,河北石家庄050081 【正文语种】中 文 【中图分类】TP391.4 【相关文献】

1.实现变长分组交换的星载交换机中队列管理器的FPGA设计 [J], 沈;乔庐峰 2.高速射频交换矩阵设计 [J], 王胜海;王辉球

3.高速分组交换网络中调度器的设计 [J], 魏艳艳;孟李林

4.基于iSLIP算法的高速Crossbar调度器的FPGA设计与实现 [J], 彭来献;郑少

仁

5.TSN交换机调度器设计与实现 [J], 袁梦瑶;乔庐峰;陈庆华;王雷淘

因版权原因，仅展示原文概要，查看原文内容请购买