(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 111739455 A(43)申请公布日 2020.10.02
(21)申请号 202010434075.6(22)申请日 2020.05.21
(71)申请人 昆明物理研究所
地址 650000 云南省昆明市五华区教场东
路31号(72)发明人 宋治杭 张晋 朱亮 林丹丹
李伟 杜欣悦 李锐华 张雁伟 林宇 范洪波 (74)专利代理机构 昆明正原专利商标代理有限
公司 53100
代理人 徐玲菊 亢能(51)Int.Cl.
G09G 3/20(2006.01)G09G 3/36(2006.01)
权利要求书2页 说明书5页 附图1页
(54)发明名称
一种自适应任意帧频数字视频信号和VGA转换装置和方法(57)摘要
本发明涉及一种自适应任意帧频数字视频信号和VGA转换装置和方法，本发明方法包括如下步骤：获取原始数字视频信号的分辨率；缓存
任意帧频数字信号和VGA的转换。本发区域建立；
明能够实现常用红外/可见光相机输出数字视频与VGA模拟输出转换。本发明的数字视频帧频可在25Hz‑300Hz之间任意选择，装置能自适应转换为标准VGA信号要求的帧频。
CN 111739455 ACN 111739455 A
权 利 要 求 书
1/2页
1.一种自适应任意帧频数字视频信号和VGA转换方法，其特征在于：包括如下步骤：步骤（1）、获取原始数字视频信号的分辨率；步骤（2）、缓存区域建立
FPGA在外设存储器中建立两个缓存区域，在高帧频输入下乒乓缓存；步骤（3）、任意帧频数字信号和VGA的转换设置帧频阈值，当数字信号帧频小于阈值时，仅使用其中一个缓存区缓存，当数字信号帧频大于等于阈值时，启动乒乓缓存；同时在FPGA内部生成异步时钟；
当数字信号帧频小于阈值时，FPGA根据异步时钟，每逢上升沿则读取缓存所述其中一个缓存区内图像，将其输送至后端芯片，芯片按照VGA标准帧率完成D/A转换，输出模拟视频图像；
当数字信号帧频大于等于阈值时，FPGA根据异步时钟，每逢上升沿依次交叉读取第一缓存区和第二缓存区缓存内的图像，将其输送至后端芯片，芯片按照VGA标准帧率完成D/A转换，输出模拟视频图像；
FPGA解析输入的任意帧频数字视频信号，将其转换为复合标准的模拟VGA时序信号，并在通用显示器上显示。
2.根据权利要求1所述的自适应任意帧频数字视频信号和VGA转换方法，其特征在于：步骤（1）中，通过FPGA检测输入的数字视频信号，在一秒时间内统计帧同步的上升沿个数，得到原始数字视频信号的帧频，在帧同步有效期间统计行同步信号的上升沿个数，得到图像的行数，再根据行同步信号的脉宽，得到图像的列数，以此获得原始数字视频信号的分辨率。
3.根据权利要求1所述的自适应任意帧频数字视频信号和VGA转换方法，其特征在于：步骤（2）中，每个缓存区的大小等于图像大小，两个缓存区域大小相同。
4.根据权利要求1所述的自适应任意帧频数字视频信号和VGA转换方法，其特征在于：步骤（2）中，乒乓缓存的过程如下：前端输入图像按顺序依次分别进入第一缓存区、第二缓存区缓存，同一时刻，第一缓存区缓存输出图像，则第二缓存区缓存更新图像，更新方式为覆盖前一帧图片，当第二缓存区缓存更新结束后，第二缓存区缓存输出图像，第一缓存区缓存更新图像。
5.根据权利要求1所述的自适应任意帧频数字视频信号和VGA转换方法，其特征在于：步骤（3）中，帧频阈值为100Hz。
6.根据权利要求1所述的自适应任意帧频数字视频信号和VGA转换方法，其特征在于：步骤（3）中，异步时钟为固定60Hz时钟。
7.根据权利要求1所述的自适应任意帧频数字视频信号和VGA转换方法，其特征在于：步骤（3）中，当数字信号帧频小于阈值时，输入视频帧直接进入第一缓存区缓存，当有新的视频帧进入，则更新第一缓存区缓存，第二缓存区缓存保留但不使用；
当数字信号帧频大于阈值时，输入视频帧按顺序第一帧进入第一缓存区，第二帧进入第二缓存区，第三帧进入第一缓存区，第四帧进入第二缓存区，以此类推，当有新的视频帧进入第一缓存区或第二缓存区，则自动替换原有内容。
8.一种自适应任意帧频数字视频信号和VGA转换装置，其特征在于：包括存储器，与存储器连接的FPGA模块，与FPGA模块连接的DAC芯片和与DAC芯片连接的VGA显示器；存储器包
2
CN 111739455 A
权 利 要 求 书
2/2页
括第一缓存区和第二缓存区；存储器与任意帧频数字视频输出端连接；
FPGA模块内部生成异步时钟；当数字信号帧频小于阈值时，FPGA模块根据异步时钟，每逢上升沿则读取缓存所述其中一个缓存区内图像，将其输送至后端DAC芯片，DAC芯片按照VGA标准帧率完成D/A转换，输出模拟视频图像；
当数字信号帧频大于等于阈值时，FPGA模块根据异步时钟，每逢上升沿依次交叉读取第一缓存区和第二缓存区缓存内的图像，将其输送至后端芯片，DAC芯片按照VGA标准帧率完成D/A转换，输出模拟视频图像。
9.根据权利要求8所述的自适应任意帧频数字视频信号和VGA转换装置，其特征在于：FPGA模块控制外部的视频DAC芯片，产生显示驱动接口需要的模拟信号；FPGA模块解析输入的任意帧频数字视频信号，将其转换为复合标准的模拟VGA时序信号，并在通用显示器上显示。
3
CN 111739455 A
说 明 书
1/5页
一种自适应任意帧频数字视频信号和VGA转换装置和方法
技术领域
[0001]本发明涉及一种转换方法，尤其是一种自适应任意帧频数字视频信号和VGA转换，还涉及该转换装置，属于成像领域。背景技术
[0002]目前红外热像与可见光成像领域，数字化读出是视频图像输出接口的趋势，该输出类型解决了传统模数转换对原始图像质量的损耗，缩短了数据传输流程。[0003]一般而言，输出数字视频信号包含8、12、14、16位宽的并行图像数据，同时包含行/场同步信号（HSY、VSY）及同步时钟。以上数字信号直接与作为主处理器的FPGA管脚相连，因而一般都符合FPGA IO管脚常用电平标准。普通显示器接口为VGA接口，而VGA接口为一个使用模拟信号的显示标准，其工业标准帧频一般为60Hz。在实际应用中对特定帧频的视频信号需要通过专门的转接芯片（即FPGA）实现数字视频到VGA接口转换，才能连接显示器。发明内容
[0004]为了解决上述问题，本发明提出一种自适应任意帧频数字视频信号和VGA转换装置和方法，该方法由FPGA解析25Hz-300Hz数字视频信号，然后将数据转换成VGA信号，实现接口转换。也是通过FPGA完成对任意帧频数字视频信号和标准帧频VGA显示接口数据格式转换。
[0005]本发明的技术方案具体如下：
一种自适应任意帧频数字视频信号和VGA转换方法，包括如下步骤：步骤（1）、获取原始数字视频信号的分辨率；步骤（2）、缓存区域建立
FPGA在外设存储器中建立两个缓存区域，在高帧频输入下乒乓缓存；步骤（3）、任意帧频数字信号和VGA的转换设置帧频阈值，当数字信号帧频小于阈值时，仅使用其中一个缓存区缓存，当数字信号帧频大于等于阈值时，启动乒乓缓存；同时在FPGA内部生成异步时钟；
当数字信号帧频小于阈值时，FPGA根据异步时钟，每逢上升沿则读取缓存所述其中一个缓存区内图像，将其输送至后端芯片，芯片按照VGA标准帧率完成D/A转换，输出模拟视频图像；
当数字信号帧频大于等于阈值时，FPGA根据异步时钟，每逢上升沿依次交叉读取第一缓存区和第二缓存区缓存内的图像，将其输送至后端芯片，芯片按照VGA标准帧率完成D/A转换，输出模拟视频图像；
FPGA解析输入的任意帧频数字视频信号，将其转换为复合标准的模拟VGA时序信号，并在通用显示器上显示。[0006]进一步地，步骤（1）中，通过FPGA检测输入的数字视频信号，在一秒时间内统计帧同步的上升沿个数，得到原始数字视频信号的帧频，在帧同步有效期间统计行同步信号的
4
CN 111739455 A
说 明 书
2/5页
上升沿个数，得到图像的行数，再根据行同步信号的脉宽，得到图像的列数，以此获得原始数字视频信号的分辨率。[0007]进一步地，步骤（2）中，每个缓存区的大小等于图像大小，两个缓存区域大小相同。[0008]进一步地，步骤（2）中，乒乓缓存的过程如下：前端输入图像按顺序依次分别进入第一缓存区、第二缓存区缓存，同一时刻，第一缓存区缓存输出图像，则第二缓存区缓存更新图像，更新方式为覆盖前一帧图片，当第二缓存区缓存更新结束后，第二缓存区缓存输出图像，第一缓存区缓存更新图像。[0009]进一步地，步骤（3）中，帧频阈值为100Hz。[0010]进一步地，步骤（3）中，异步时钟为固定60Hz时钟。[0011]进一步地，步骤（3）中，当数字信号帧频小于阈值时，输入视频帧直接进入第一缓存区缓存，当有新的视频帧进入，则更新第一缓存区缓存，第二缓存区缓存保留但不使用；
当数字信号帧频大于阈值时，输入视频帧按顺序第一帧进入第一缓存区，第二帧进入第二缓存区，第三帧进入第一缓存区，第四帧进入第二缓存区，以此类推，当有新的视频帧进入第一缓存区或第二缓存区，则自动替换原有内容。
[0012]本发明还涉及的一种自适应任意帧频数字视频信号和VGA转换装置，包括存储器，与存储器连接的FPGA模块，与FPGA模块连接的DAC芯片和与DAC芯片连接的VGA显示器；存储器包括第一缓存区和第二缓存区；存储器与任意帧频数字视频输出端连接；
FPGA模块内部生成异步时钟；当数字信号帧频小于阈值时，FPGA模块根据异步时钟，每逢上升沿则读取缓存所述其中一个缓存区内图像，将其输送至后端DAC芯片，DAC芯片按照VGA标准帧率完成D/A转换，输出模拟视频图像；
当数字信号帧频大于等于阈值时，FPGA模块根据异步时钟，每逢上升沿依次交叉读取第一缓存区和第二缓存区缓存内的图像，将其输送至后端芯片，DAC芯片按照VGA标准帧率完成D/A转换，输出模拟视频图像。[0013]进一步地，FPGA模块控制外部的视频DAC芯片，产生显示驱动接口需要的模拟信号；FPGA模块解析输入的任意帧频数字视频信号，将其转换为复合标准的模拟VGA时序信号，并在通用显示器上显示。[0014]与现有技术相比，本发明的有益效果如下：
（1）本发明采用FPGA芯片，划分两个存储区，由于FPGA芯片集成度高，管脚兼容性好，不需要加转换电路所以硬件电路少且稳定；软件代码简练、执行效率高、存储空间利用率高；FPGA的选取灵活，减少桥接芯片。从而，本发明对缓存空间要求不高，以1024*768，14bit灰度图像为例，缓存空间不大于2.4MB。（2）本发明能够实现常用红外/可见光相机输出数字视频与VGA模拟输出转换。（3）本发明的数字视频帧频可在25Hz-300Hz之间任意选择，装置能自适应转换为标准VGA信号要求的帧频 。附图说明
[0015]图1为本发明的装置的结构框图。
具体实施方式
[0016]下面将结合本申请实施例中的附图，对本发明实施例中的技术方案进行清楚、完
5
CN 111739455 A
说 明 书
3/5页
整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。[0017]除非另外定义，本申请实施例中使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。“上”、“下”、“左”、“右”、“横”以及“竖”等仅用于相对于附图中的部件的方位而言的，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中的部件所放置的方位的变化而相应地发生变化。
[0018]实施例1
如图1所示，本实施例的基于FPGA的自适应任意帧频数字视频信号和VGA转换装置，包括DDR3存储器，与DDR3存储器连接的FPGA模块，与FPGA模块连接的DAC芯片和与DAC芯片连接的VGA显示器；DDR3存储器包括第一缓存区A和第二缓存区B；存储器与任意帧频数字视频输出端连接。
[0019]本装置的硬件电路包括作为输入接口的满足FPGA IO电平标准接插件、FPGA处理芯片、外设DDR3存储其（随机访问存储器）、DA控制芯片以及满足标准VGA电气特性的输出接插件。
[0020]FPGA芯片能够对外设存储设备管理和在外设存储（随机访问存储器）中实现乒乓缓存结构的管理，FPGA芯片还连接外部的视频DAC芯片，控制外部的视频DAC芯片，产生显示驱动接口需要的模拟信号。[0021]如图1所示，任意帧频数字信号进入缓存区，FPGA芯片根据帧频大小切换缓存通道，低频数字视频只经过缓存区A缓存，高频数字视频经过缓存区A或B缓存实现乒乓交替存储，最终FPGA芯片按照内部异步时钟（60Hz）抓取实时图像，最后将图像输入DAC芯片，该芯片解析输入数字视频数据，将数字信号转成VGA的模拟信号和同步控制信号。[0022]基于上述装置，本实施例的基于FPGA的自适应任意帧频数字视频信号和VGA转换方法，包括如下步骤：
步骤（1）、获取原始数字视频信号的分辨率；FPGA模块检测输入的数字视频信号，在一秒时间内统计帧同步的上升沿个数，得到原始数字视频信号的帧频F，在帧同步有效期间统计行同步信号的上升沿个数，得到图像的行数，再根据行同步信号的脉宽，得到图像的列数，以此获得原始数字视频信号的分辨率Q。[0023]步骤（2）、缓存区域建立
FPGA模块在外设DDR3存储器中建立两个缓存区域，分别命名为A缓存和B缓存，每个缓存的大小等于图像大小，以此实现高帧频输入下乒乓缓存：前端输入图像按顺序依次分别进入A/B缓存，同一时刻，A缓存输出图像，则B缓存更新图像，更新方式为覆盖前一帧图片，当B缓存更新结束后，B缓存输出图像，A缓存更新图像。
6
CN 111739455 A[0024]
说 明 书
4/5页
步骤（3）、任意帧频数字信号和VGA的转换设置帧频阈值为100Hz，当数字信号帧频F<100Hz时，仅使用A缓存，当数字信号帧频F≥100Hz时，启动乒乓缓存。同时在FPGA内部生成固定60Hz时钟（异步时钟T1）。[0025]当数字信号帧频F<100Hz时，因为帧频较低，DDR3的读写与刷新速率满足实时传输需求。此时输入视频帧直接进入A缓存，当有新的视频帧进入后就更新A缓存，B缓存保留但不使用。
[0026]FPGA根据异步时钟T1，每逢上升沿则读取缓存A内图像，将其输送至后端DAC芯片，DAC芯片按照VGA标准帧率60Hz完成D/A转换，输出模拟视频图像。[0027]当数字信号帧频F≥100Hz时，因为帧频较高，DDR3的读写与刷新速率难以满足实时传输需求。此时开辟第二块缓存B（大小与A相同），A/B缓存实现乒乓操作。输入视频帧按顺序第一帧进入A，第二帧进入B，第三帧进入A，第四帧进入B，以此类推。对于A/B缓存来说，当有新的视频帧进入则自动替换原有内容。[0028]FPGA根据异步时钟T1，每逢上升沿依次交叉读取A和B缓存内的图像，将其输送至后端DAC芯片，DAC芯片按照VGA标准帧率60Hz完成D/A转换，输出模拟视频图像。[0029]最终实现任意帧频数字信号和VGA的转换。[0030]FPGA模块实现视频控制器功能，解析输入的任意帧频数字视频信号，将其转换为复合标准的模拟VGA时序信号，并能在通用显示器上直接显示。[0031]本实施例运用于某长波红外成像演示装置中，探测器规格768*8，前截止波长不大于7.9uM，后截止波长不小于10.5uM，图像输出频率40Hz，为14位灰度图像，数字图像信号电平标准LVCMOS 3.3V，当然，其他电平标准包括低速率下TTL、CMOS、LVTTL、ECL、PECL、LVPECL以及高速率下LVDS、GTL、PGTL、CML、HSTL、SSTL等也适用。
[0032]通过本实施例的装置将上述数字图像自动进行帧频及分辨率转换后直接显示于后端VGA液晶显示器。
[0033]缓存芯片使用DDR25Double Data Rate Synchronous Dynamic Random-~（DDR：
Access Memory双倍速率同步动态随机访问存储器）皆可。FPGA主处理芯片选用Xilinx Kintex-7系列，DAC芯片选用Analog Device公司ADV7125。FPGA根据帧频大小切换缓存通道，低频数字视频只经过A缓存，高频数字视频经过A/B缓存实现乒乓交替存储，最终FPGA按照内部异步时钟（60Hz）抓取实时图像，最后将图像输入DAC芯片，该芯片解析输入数字视频数据，将数字信号转成VGA的模拟信号和同步控制信号。[0034]实施例2
本实施例的基于FPGA的自适应任意帧频数字视频信号和VGA转换装置和方法与实施例1相同。
[0035]本实施例运用于某防空系统搜索跟踪传感头中，探测器规格0*512，光谱响应波长范围3.7~4.8uM，图像输出频率100Hz，为16位灰度图像，具备两路LVDS数字输出。
[0036]通过本实施例的装置对上述数字图像自动完成帧频及分辨率转换后直接显示于后端VGA液晶显示器。
[0037]缓存芯片使用SRAM（Static Random-Access Memory静态随机访问存储器）。FPGA主处理芯片选用Xilinx Artix-7系列，DAC芯片选用AD公司ADV7123。FPGA根据帧频大小切换缓存通道，低频数字视频只经过A缓存，高频数字视频经过A/B缓存实现乒乓交替存储，最
7
CN 111739455 A
说 明 书
5/5页
终FPGA按照内部异步时钟（60Hz）抓取实时图像，最后将图像输入DAC芯片，该芯片解析输入数字视频数据，将数字信号转成VGA的模拟信号和同步控制信号。[0038]以上所述仅为本发明的实施例，并非因此本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效方法或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
8
说 明 书 附 图
图1
9
1/1页
CN 111739455 A
